Digital Elektronik

SISTEM NOMBOR DAN GET - GET LOGIK : 

SISTEM NOMBOR DAN GET - GET LOGIK

Slide 19: 

AKTIVITI SISTEM NOMBOR DAN BCD ( 63) (51.59375) (3410) (3770.75) ( 543) ( 1001 1001 . 1001) ( 1000 0111 0010 )

GET LOGIK DAN OPERASI BOOLEAN : 

GET LOGIK DAN OPERASI BOOLEAN GET LOGIK DAN OPERASI BOOLEAN GET LOGIK DAN OPERASI BOOLEAN

Slide 21: 

GET-GET LOGIK ASAS -Elemen asas untuk membentuk suatu litar sistem digital. Mempunyai satu terminal keluaran dan satu atau lebih terminal masukan. Keluarannya ialah logik ‘1’ atau logik ‘0’ bergantung kepada keadaan masukan. 4 kriteria get logik Aras Logik – bermaksud keadaan pembolehubah voltan. Julat voltan tersebut diungkapkan samada dengan logik ‘1’ ( Tinggi ) atau logik ‘0’ ( Rendah ).

Slide 22: 

Gelembung – bermaksud bulatan kecil pada garis masukan atau keluaran pada simbol litar logik yang melambangkan penyongsangan isyarat tertentu. Jika gelombang itu hadir, masukan atau keluaran itu dikatakan menjadi aktif -rendah. Aktif Tinggi – bermaksud masukan atau keluarannya aktif apabila masukan atau keluarannya Tinggi ( logik 1 ) Aktif Rendah – bermaksud masukan atau keluarannya aktif apabila masukan atau keluarannya Rendah ( logik 0 )

Slide 23: 

GET DAN ( AND GATE ) Litar skematik, menunjukkan idea asas get DAN. Lampu Y akan menyala hanya apabila kedua-dua suis A dan B di’ON’kan. Jadual di bawah menunjukkan kedudukan suis A dan B yang memungkinkan lampu bernyala. A B A B A B

Slide 24: 

Simbol get DAN yang menunjukkan 2 masukan A dan B dengan satu keluaran Y. Jadual kebenaran untuk 2 masukan get DAN menggunakan digit-digit perduaan ( logik 1 atau 0 ).’. ** Logik ‘0’ menunjukkan masukannya RENDAH ( Low Voltage ) . ** Logik ‘1’ menunjukkan masukkannya TINGGI ( High Voltage ). JADUAL KEBENARAN DAN SIMBOL GET DAN (AND GATE) PERSAMAAN LOGIK Y = A . B

Slide 25: 

Get ATAU boleh digambarkan dengan litar skematik seperti pada rajah dibawah di mana suis A dan B disambungkan secara selari. Lampu Y akan menyala hanya apabila suis A atau suis B di’ON’kan atau kedua-dua suis di’ON’kan. A B

Slide 26: 

Rajah dibawah simbol untuk get ATAU 2 masukan beserta dengan jadual kebenarannya. Keluaran get ATAU akan TINGGI ( logik 1) jika kedua-dua masukannya adalah TINGGI ataupun salah satu masukannya ( A atau B ) TINGGI. Persamaan logik ialah Y = A + B dimana simbol (+) bermaksud ATAU

Slide 27: 

GET TAK ( NOT GATE ) Get TAK dikenali juga sebagai ‘INVERTER’. Get TAK mempunyai hanya satu masukan dan satu keluaran. A digunakan untuk komplimen atau alikan isyarat digital. Jika masukan ‘0’ keluaran akan dialikkan ke ‘1’ dan sebaliknya. Simbol dan jadual kebenaran bagi get TAK . atau Y

Slide 28: 

GET TAK DAN ( NAND GATE ) Get TAK DAN berfungsi sebagai get TAK dan get DAN atau dikenali sebagai get DAN diikuti oleh get TAK. Operasi get TAK DAN sama seperti get DAN kecuali keluarannya adalah terbalik. Simbol serta jadual kebenaran. Y = AB Y = AB = NOT ( A AND B ) Y = AB

Slide 29: 

GET TAK ATAU ( NOR GATE ) Get TAK ATAU adalah gabungan get ATAU dan get TAK. Operasi bagi get TAK ATAU adalah sama dengan get ATAU kecuali keluarannya adalah terbalik. Simbol dan jadual kebenaran adalah seperti rajah di bawah: JADUAL KEBENARAN DAN SIMBOL

Slide 30: 

GET EXCLUSIVE-OR ( EX-OR ) Get EX-OR menghasilkan keluaran tinggi jika hanya salah satu masukannya tinggi. Simbol serta jadual kebenarannya adalah seperti yang di bawah. Cuba anda lihat perbezaan keluarannya dengan get ATAU ( OR GATE ).

Slide 31: 

EX-NOR (EXclusive-NOR) gate This is an EX-OR gate with the output inverted, as shown by the 'o' on the output. The output Q is true if inputs A and B are the SAME (both true or both false): Q = (A AND B) OR (NOT A AND NOT B) EX-NOR gates can only have 2 inputs. Y = A + B Y = A + B

Slide 32: 

Slide 33: 

LITAR –LITAR LOGIK Litar logik terbahagi kepada dua jenis iaitu: 1. Litar logik berkombinasi 2. Litar logik berjujukan. - Litar logik berkombinasi ialah litar yang mengabungkan pengunaan get-get logik asas. Litar ini tidak bergantung kepada keadaan logik sebelumnya. Contoh litar logik berkombinasi ialah litar pengkod serta beberapa litar arithmetik seperti litar penambah dan penolak

Slide 34: 

CONTOH 1

Slide 40: 

AKTIVITI 2

Slide 41: 

AKTIVITI 3 DAPATKAN PERSAMAAN BOOLEAN SERTA JADUAL KEBENARAN BAGI LITAR LOGIK DI BAWAH

Slide 42: 

Y =A B C + A B C + A B C

Slide 43: 

HUKUM –HUKUM ALJABAR BOOLEAN

Slide 44: 

Hukum DAN Hukum ini menyatakan jika sebarang pembolehubah diDANkan dengan 0, hasilnya akan menjadi 0. Ini mudah diingati kerana kendalian DAN seperti pendaraban biasa, iaitu sebarang nombor apabila didarab dengan 0, hasilnya adalah 0. X . 0 = 0 X . 1 = X X . X = X X . X = 0

Slide 45: 

Hukum ATAU Hukum ATAU adalah seperti penambahan di mana keluaran get ATAU akan menjadi 1 apabila salah satu daripada masukannya adalah 1 tanpa menghiraukan nilai masukan yang lain. X + O = X X + 1 = 1 X + X = X X + X = 1

Slide 46: 

Hukum TAK Hukum TAK menyatakan bahawa keluarannya adalah terbalik daripada masukkannya. Jika masukan X adalah 1 maka keluarannya akan menjadi 0 dan begitulah sebaliknya Hukum Tukar-tertib Teoram seterusnya melibatkan lebih daripada satu pembolehubah. Hukum tukar-tertib menunjukkan bahawa turutan mengATAU atau mengDANkan 2 pembolehubah adalah tidak penting, hasilnya adalah sama. X + Y = Y + X X . Y = Y . X

Slide 47: 

Hukum Sekutuan Hukum ini membolehkan kita mengelompokkan pembolehubah dalam ungkapan DAN atau ungkapan ATAU mengikut cara yang diingini. X ( Y Z ) = ( X Y ) Z = X Y Z X+ ( Y + Z ) = ( X + Y ) + Z = X + Y + Z Hukum Taburan / Agihan Hukum ini menyatakan bahawa sesuatu ungkapan itu boleh dikembangkan dengan mendarab sebutan demi sebutan. Teoram ini juga menunjukkan yang kita boleh mengfaktorkan sesuatu ungkapan. X ( Y + Z ) = X Y + X Z ( W + X ) ( Y + Z ) = WY + XY + WZ + XZ

Slide 48: 

Hukum Penyerapan X + XY = X X + XY = X + Y X ( X + Y ) = X X ( X + Y ) = XY Teoram De Morgan Teoram ini berguna dalam memudahkan ungkapan hasildarab atau hasiltambah pembolehubah yang disongsangkan. ( X + Y ) = X . Y (a) ( X . Y ) = X + Y (b)

Slide 49: 

HUKUM ALJABAR BOOLEAN A + 0 = A A . A = A A + 1 = 1 A . A = 0 A . 0 = 0 A = A A . 1 = A A + AB = A A + A = A A + AB = A + B A + A = 1 (A + B)(A + C) = A + BC KESEMUA HUKUM ASAS INI DIGUNAKAN UNTUK MEMUDAHKAN PERSAMAAN BOOLEAN.

Slide 50: 

UNGKAPAN BOOLEAN Ungkapan Boolean terdapat dalam dua bentuk i) Jumlah hasil darab ( Sum of Product SOP) DAN - ATAU ii)Hasil darab jumlah ( Product of sum POS) ATAU - DAN

Slide 51: 

Ungkapan logik Jumlah Hasildarab ( SOP- Sum of Product ) Bentuk persamaan Boolean boleh ditulis dalam bentuk jumlah hasildarab atau dikenali sebagai sebutan minima ataupun dalam bentuk darab hasiljumlah ( POS ) yang dikenali sebagai sebutan maksima. Jumlah hasildarab adalah kaedah memudahkan dan mereka bentuk litar logik yang akan kita pelajari. Beberapa contoh bentuk jumlah hasildarab ialah : Perhatikan bahawa tanda penyongsang tidak boleh muncul lebih daripada satu pembolehubah dalam satu sebutan. ( Contohnya : ABC atau ADB ) Perhatikan bahawa, setiap ungkapan jumlah hasildarab terdiri daripada 2 atau lebih sebutan DAN( hasildarab) yang diATAUkan bersama. Setiap sebutan DAN terdiri daripada satu atau lebih pembolehubah dalam bentuk pelengkap atau tidak berpelengkap. A B + A B + A B A B C + A B C A B + A B C + C D + C

Slide 52: 

Contoh 1 Permudahkan litar logik yang ditunjukkan dalam rajah dibawah:. A B Y

Slide 53: 

Penyelesaian Ungkapan Y = ( A + B ) ( A + B ) Darabkan untuk mendapat ungkapan jumlah hasildarab : Y = A A + A B + B A + B B Litar yang didapati adalah litar logik setara bukannya lebih ringkas : 0 0 Y = A B + B A A B

Slide 54: 

Contoh 2 Berpandukan kepada jadual kebenaran di bawah, ungkapkan persamaan Boolean dalam bentuk jumlah hasildarab. Seterusnya lukiskan litar logik dari persamaan tersebut .

Slide 55: 

Penyelesaian Y = A B C + A B C A B C

Slide 56: 

Contoh 3 Mudahkan ungkapan X = ( A + B ) ( A + B + D ) D dalam bentuk jumlah hasildarab. Penyelesaian Bentuk jumlah hasildarab : X = A A D + A B D + A D D + B A D + B B D + B D D 0 0 B 0 X = A B D + A B D + B D X = B D ( A + A + 1 ) = B D

Slide 57: 

AKTIVITI 1

Slide 58: 

Y = A B C + A B C + A B C + A B C

Slide 59: 

X = ( A + B ) . ( B + C ) Hasildarab Jumlah ( POS- Product of sum ) Hasildarab jumlah dikenali juga sebagai sebutan minima. Setiap ungkapan hasildarab jumlah terdiri daripada 2 atau lebih sebutan ATAU ( hasiltambah ) yang diDANkan bersama. X = ( B + C + D ) . ( B C + E ) X = ( A + C ) . ( B + E ). ( C + B ) Di dalam kebanyakan reka bentuk litar logik ungkapan SOP lebih kerap digunakan kerana ianya lebih mudah membentuk jadual kebenaran, rajah masa ataupun peta karnaugh ( peta – k ).

CONTOH POS : 

CONTOH POS

LITAR BERJUJUKAN : 

Latch SR( selak SR) Latch SR with clock( SR dengan penboleh) Flip flop SR triggering edge( SR picuan pinggir) LITAR BERJUJUKAN

Slide 62: 

Litar digit berjujukan merupakan litar logik yang melibatkan pemasaan dan peranti ingatan. Peranti asas litar berjujukan ialah flip-flop Flip-flop ialah peranti ingatan yang menyimpan 1 bit maklumat pada satu-satu masa. Flip-flop ialah litar yang mempunyai dua keadaan stabil. Mempunyai kekal dalam satu keadaan stabil ( Logik 1) sehungga kuasa yang akan menukarkannya ke keadaan stabil yang satu lagi ( logik 0). Flip-flop mempunyai 2 keluaran iaitu Q dan Q yang berkeadaan songsang antara satu sama lain. Operasi FF diterangkan dengan jadual kebenaran dan juga gambarajah pemasa.

Slide 63: 

Apabila sesuatu flip-flop itu di ‘flip’ ke keadaan set (dimana ia menyimpan binari 1) atau di ‘flop’ ke keadaan reset (dimana ia menyimpan binari 0), keluaran litar tersebut akan kekal (latched/locked) selagi ia diberikan bekalan kuasa. Flip-flop mempunyai 2 keluaran iaitu Q dan Q yang berkeadaan songsang antara satu sama lain. Operasi FF diterangkan dengan jadual kebenaran dan juga gambarajah pemasa.

Slide 64: 

Selak SR S R Q Q Flip-flop SR dapat dibentuk menggunakan get NAND atau NOR. Sambungan yang menggunakan get NOR adalah di dalam aktif tinggi, iaitu keluarannya akan diset ke 1 apabila masukan S mendapat logik 1. Sementara get NAND adalah aktif rendah. Iaitu masukan S perlu diberi logik 0 apabila keluaran hendak disetkan ke logik 1.

Slide 66: 

Flip-flop SR Aktif Rendah Rajah di bawah litar flip-flop SR aktif rendah. Perbezaan yang ketara ialah litar ini menggunakan get NAND dan pasangan masukan S dan R ialah keluaran Q dan Q masing-masing. R S Q Q

Slide 68: 

Flip-Flop SR Berjam Segi tiga kecil yang dipanggil penunjuk masukan dinamik melambangkan flip-flop ialah flip-flop picuan pinggir . Oleh kerana kita mempunyai dua jenis picuan pinggir samada picuan pinggir positif atau negatif, maka ini akan dibezakan seperti rajah (a) dan (b). Sekiranya tiada ‘bubble’ pada masukan jam, flip-flop adalah picuan pinggir positif, jika terdapat ‘bubble’ pada masukan jam flip-flop adalah picuan pinggir negatif.

Slide 69: 

S Q (a) (b) JAM PINGGIRAN POSITIF JAM PINGGIRAN NEGATIF b)FF SR PICUAN JAM PINGGIR NEGATIF a) FF SR PICUAN JAM PINGGIR POSITIF

Slide 73: 

AKTIVITI 1

LATIHAN : 

LATIHAN